电子工业出版社-网上书店

本书针对正电子发射断层成像系统的需求，系统地介绍了辐射探测器前端集成电路的电路结构和设计方法学。全书分为三部分：第一部分主要介绍正电子发射断层成像前端读出电路的研究进展和发展动态分析、低噪声前端读出电路设计技术和电流模式前端读出电路设计技术等，第二部分主要介绍时间/数字转换器技术综述、低抖动延迟锁相环设计技术和多通道大动态范围时间/数字转换器设计技术等；第三部分给出多通道低功耗模拟/数字转换器的设计技术。全书最后给出对下一代正电子发射断层成像前端集成电路的展望。本书适合集成电路设计领域的专业人员使用。

第1章  绪论	1
1.1  PET成像技术简介	1
1.2  前端电子学	3
1.3  本书的主要内容及安排	5
参考文献	6
第2章  PET成像前端电子学概述	10
2.1  PET探测器前端微电子学	10
2.1.1  光电转换	10
2.1.2  信号采集	12
2.1.3  脉冲高度分析	14
2.1.4  时间鉴别	16
2.1.5  峰值探测采样和保持	16
2.1.6  模拟/数字转换	16
2.1.7  时间/数字转换	17
2.2  PET前端读出电路芯片的研究进展	18
2.2.1  国外研究进展	18
2.2.2  国内研究进展	20
2.3  PET前端读出芯片发展动态分析	20
2.4  本章小结	21
参考文献	22
第3章  低噪声模拟前端集成电路设计	26
3.1  CZT探测器前端读出ASIC研究进展	26
3.2  设计需求	27
3.3  电路描述	29
3.3.1  电荷灵敏放大器	30
3.3.2  放大器内核的结构	33
3.3.3  反馈电阻	35
3.3.4  漏电流补偿	36
3.3.5  脉冲成形器	37
3.3.6  峰值保持电路	39
3.3.7  时间鉴别电路	40
3.4  噪声优化	42
3.5  实验结果及讨论	45
3.5.1  输出波形	46
3.5.2  增益和线性度	46
3.5.3  通道一致性	47
3.5.4  噪声性能	47
3.5.5  时间移步	49
3.5.6  能谱分析	49
3.6  本章小结	51
参考文献	52
第4章  电流模式模拟前端集成电路设计	56
4.1  设计指标和结构	56
4.1.1  设计指标	56
4.1.2  电路结构	57
4.2  电路描述	58
4.2.1  前置放大器和增益调节电路	58
4.2.2  CR-RC成形器	60
4.2.3  时间标记电路	61
4.2.4  模拟存储器	66
4.3  实验结果和讨论	67
4.3.1  线性度测试	68
4.3.2  触发信号的“时间移步”测试	70
4.3.3  触发效率测试	70
4.3.4  通道间的串扰测试	71
4.3.5  噪声和功耗测量	71
4.3.6  总体性能比较	72
4.4  本章小结	72
参考文献	73
第5章  时间/数字转换器技术综述	74
5.1  TDC的概念	74
5.2  主要指标	75
5.2.1  分辨率	75
5.2.2  动态范围	75
5.2.3  线性	76
5.2.4  转换速度	76
5.2.5  功耗	76
5.3  TDC技术	76
5.3.1  模拟TDC	76
5.3.2  数字TDC	78
5.3.3  基于延迟锁相环（DDL）的TDC	81
5.3.4  亚皮秒的TDC	87
5.4  TDC结构的比较	91
5.5  面向PET成像应用的TDC	93
5.6  本章小结	94
参考文献	94
第6章  低抖动多相位延迟锁相环设计	97
6.1  延迟锁相环技术概述	97
6.1.1  结构和工作原理	97
6.1.2  行为模型	102
6.1.3  抖动模型	102
6.1.4  电路技术	104
6.2  多相位电荷泵延迟锁相环设计	109
6.2.1  结构设计	109
6.2.2  电路描述	110
6.2.3  原型和实验结果	115
6.3  电荷泵延迟锁相环优化设计	117
6.3.1  电压控制延迟链优化	117
6.3.2  动态鉴相器	119
6.3.3  电荷泵电路优化	121
6.3.4  环滤波器电路优化	123
6.3.5  实验结果	123
6.4  本章小结	124
参考文献	124
第7章  多通道大动态范围TDC设计	126
7.1  设计考虑	126
7.2  一款625 ps多通道粗细两级TDC的设计	130
7.2.1  提出的结构	130
7.2.2  电路描述	132
7.2.3  实验结果与讨论	137
7.3  一款基于延迟锁相环阵列的多通道TDC的设计	139
7.3.1  采用延迟锁相环阵列的时间内插技术	139
7.3.2  采用延迟锁相环阵列的TDC的实现	143
7.3.3  实验结果及讨论	146
7.4  本章小结	150
参考文献	150
第8章  多通道低功耗ADC的设计	152
8.1  基于时间的ADC技术综述	154
8.2  用于PET成像的基于时间的ADC设计	158
8.2.1  斜坡生成器电路	159
8.2.2  比较器电路	161
8.2.3  数字延迟锁相环电路	164
8.2.4  格雷码计数器电路	168
8.2.5  采样和读出电路	168
8.2.6  时序控制器	169
8.3  误差分析	170
8.3.1  由斜坡生成器导致的误差	170
8.3.2  由比较器导致的误差	171
8.3.3  由计数器和延迟锁相环导致的误差	172
8.3.4  DNL模型	172
8.4  实验结果	172
8.5  本章小结	175
参考文献	175
第9章  下一代PET成像前端集成电路展望	178
9.1  全数字输出的单片多通道前端读出芯片	178
9.2  采用数字后处理算法的前端读出芯片	180
9.3  基于多阈值采样方法的前端读出芯片	181
参考文献	182
致谢	183

序  


正电子发射断层（简称PET）成像是一种能够无创再现体内生物分布的分子成像技术，是现代生物医学成像中最高层次的成像技术，也是21世纪探测生命体征和现象的重要手段，在临床诊断、生物医学研究和癌症普查等领域有着重要的潜在应用。目前，全球仅有少数几家公司能够研制和生产出PET设备，并长期垄断着全球市场，我国医院使用的PET设备基本上都依赖国际进口。相关数据显示，美国每百万人拥有PET和PET-CT的数量为5～6台，日本为3台，而我国仅为0.1台。在心脏的诊断检查方面，PET尤其适合，但在我国仅10%的PET和PET-CT用于心脏病诊断，而在美国这一比例高达56%。PET仪器开发已经成为各发达国家高校和科研院所的研究热点。
PET成像是核探测和核电子技术在生物医学成像方面的重要应用。PET成像系统主要由探测器、前端电子系统和成形平台三部分组成。其物理原理是基于由正电子和负电子湮灭产生的一对能量为511keV的伽马光子的探测，通过时间符合判断，形成响应曲线，将所有响应曲线数据进行融合和图像重建，就能对被测对象进行分子级成像。PET成像前端电子学是该设备的核心关键技术。
本书作者于2007年开始与法国国家科研中心、法国斯特拉斯堡大学开展国际合作，一直致力于辐射探测器前端读出专用集成电路的研究。2011年以来承担了国家重大科学仪器设备专项科研任务，研发了一系列前端读出大规模集成电路芯片。本书总结了PET前端读出专用集成电路方面近十年来的研究成果，以实际的研究项目为例，系统地介绍了低噪声前端读出集成电路、电流模式前端读出集成电路、多路TDC集成电路和多路ADC集成电路等。所有电路都经过投片验证，数据真实可靠。本书写作内容详尽、图文并茂，可以作为PET成像系统和核电子学研究生与工程师等相关科技工作者的参考书。
第1章、第3～8章由高武撰写，第2章由高德远撰写，第9章由胡永才撰写，全书由高武负责统稿，由胡永才负责审校。在本书的写作过程中，甘波、刘辉、李雄、李帅、姜东蛟、葛兴、吴梦施、段懿玮等参加了本书中的电路仿真、测试和文字编辑工作。由于作者水平所限，书中错误在所难免，敬请广大读出批评指正。

作  者      
2016年11月于西安

专著/集成电路设计

西北工业大学教授，法国斯特拉斯堡大学科学博士、西北工业大学工学博士，主要从事低噪声前端读出集成电路、抗辐射集成电路和空间嵌入式系统的设计与开发。承担本科生"模拟集成电路设计”、研究所"前端微电子系统”等课程。

本书配套资源下载

对不起，暂无音视频资源！

PET成像前端集成电路设计