首页 > 科技 > 通信与网络 > 通信技术与应用

数字通信同步技术的MATLAB与FPGA实现（第3版）

作译者：杜勇

出版时间：2026-01 千字数：508 版次：01-01 页数：288

开本：16开装帧： I S B N ：9787121518881

换版：

纸质书定价：￥88.0

库存:无

分享到：

共有图书评论0条【查看评论摘要】

看了又看

{{data.bookName}}

￥{{data.price}}

内容简介

前言

上架建议

作者简介

编辑推荐

音视频专区

目录
 
第1章  同步技术的概念及FPGA基础	1
1.1　数字通信中的同步技术	1
1.2　同步技术的实现方法	3
1.2.1  两种不同的实现原理	3
1.2.2  常用的工程实现途径	4
1.3　FPGA概念及其在信号处理中的应用	5
1.3.1  基本概念及发展历程	5
1.3.2  FPGA的结构和工作原理	7
1.3.3  FPGA在数字信号处理中的应用	13
1.4　AMD器件简介	14
1.4.1  AMD系列器件概览	14
1.4.2  7系列FPGA芯片简介	16
1.5　FPGA数字信号处理板CXD720	17
1.6　小结	19
第2章  FPGA实现数字信号处理基础	21
2.1　数的表示	21
2.1.1  莱布尼茨与二进制	21
2.1.2  定点数表示法	22
2.1.3  浮点数表示法	24
2.2　FPGA中数的运算	27
2.2.1  加减法运算	27
2.2.2  乘法运算	30
2.2.3  除法运算	31
2.2.4  有效数据位的计算	31
2.3　有限字长效应	34
2.3.1  有限字长效应的产生因素	34
2.3.2  AD转换的有限字长效应	35
2.3.3  数字滤波器系数的有限字长效应	36
2.3.4  数字滤波器运算中的有限字长效应	37
2.4　小结	38
第3章  锁相环工作原理及应用	39
3.1　锁相环的工作原理	39
3.1.1  锁相环的模型	39
3.1.2  锁定与跟踪的概念	40
3.1.3  锁相环的基本性能要求	41
3.2　锁相环的组成	42
3.2.1  鉴相器	42
3.2.2  环路滤波器	43
3.2.3  压控振荡器	44
3.3　锁相环的动态方程	45
3.3.1  非线性相位模型	45
3.3.2  线性相位模型	46
3.3.3  锁相环的传递函数	47
3.4　锁相环的性能分析	49
3.4.1  暂态信号响应	49
3.4.2  频率响应	51
3.4.3  稳定性	53
3.4.4  非线性跟踪性能	55
3.4.5  捕获性能	57
3.4.6  噪声性能	58
3.5　锁相环的应用	60
3.5.1  环路的两种跟踪状态	60
3.5.2  调频解调器	61
3.5.3  调相解调器	61
3.5.4  调幅信号的相干解调器	62
3.5.5  锁相调频器	63
3.5.6  锁相调相器	63
3.6　小结	64
第4章  一阶锁相环电路FPGA设计	65
4.1　一阶锁相环的基本参数	65
4.2　一阶锁相环的数字化模型	66
4.2.1  工程实例需求	66
4.2.2  数字鉴相器	67
4.2.3  DDS	68
4.2.4  计算环路增益	70
4.3　数字滤波器设计	70
4.4　一阶锁相环的Verilog HDL设计	73
4.4.1  新建FPGA工程	73
4.4.2  数字乘法器设计	74
4.4.3  数字滤波器设计	76
4.4.4  DDS设计	79
4.4.5  顶层文件设计	82
4.5　一阶锁相环的仿真测试	83
4.5.1  测试程序设计	83
4.5.2  确定锁定后的同相支路信号	85
4.5.3  仿真分析环路的捕获带宽	87
4.5.4  对环路增益的几点讨论	89
4.6　一阶锁相环的板载测试	90
4.6.1  硬件接口电路	90
4.6.2  板载测试程序	91
4.6.3  板载测试验证	95
4.7　小结	98
第5章  二阶锁相环载波同步电路FPGA设计	99
5.1　载波同步的原理	99
5.1.1  载波同步的概念及实现方法	99
5.1.2  锁相环的工作方式	100
5.2　二阶锁相环的数字化模型	101
5.2.1  数字环路滤波器	102
5.2.2  DDS	103
5.2.3  数字锁相环的动态方程	104
5.3　输入信号建模与仿真	105
5.3.1  工程实例需求	105
5.3.2  输入信号模型	106
5.3.3  输入信号的MATLAB仿真	107
5.4　载波同步环的参数设计	111
5.4.1  总体性能参数设计	111
5.4.2  数字鉴相器设计	112
5.4.3  数字环路滤波器及DDS设计	115
5.5　载波同步环的FPGA实现	116
5.5.1  顶层模块的Verilog HDL实现	116
5.5.2  数字环路滤波器的Verilog HDL实现	119
5.6　载波同步环的仿真测试	121
5.6.1  采用“文件IO”方法设计测试激励文件	121
5.6.2  MATLAB生成测试数据	123
5.6.3  不同参数输入信号的仿真测试	126
5.6.4  关于载波同步环参数的讨论	130
5.7　载波同步环的板载测试	132
5.7.1  硬件接口电路	132
5.7.2  板载测试程序	133
5.7.3  板载测试验证	135
5.8　小结	137
第6章  平方环载波同步的FPGA实现	139
6.1　平方环工作原理	139
6.1.1  典型平方环工作原理	139
6.1.2  改进的平方环工作原理	140
6.2　输入信号建模与仿真	141
6.2.1  工程实例需求	141
6.2.2  DPSK调制原理及信号特征	142
6.2.3  DPSK信号传输模型及仿真	143
6.3　平方环性能参数设计	146
6.4　平方环的Verilog HDL设计	147
6.4.1  顶层文件设计	147
6.4.2  带通滤波器设计	150
6.4.3  其他模块的Verilog HDL设计	151
6.5　FPGA实现后的仿真测试	152
6.5.1  单载波信号的仿真测试	152
6.5.2  调幅信号的仿真测试	153
6.5.3  DPSK信号的仿真测试	154
6.6　平方环的板载测试	155
6.6.1  硬件接口电路	155
6.6.2  板载测试程序	156
6.6.3  板载测试验证	158
6.7　小结	160
第7章  Costas环载波同步的FPGA实现	161
7.1　Costas环工作原理	161
7.2　Costas环性能参数设计	162
7.3　Costas环的Verilog HDL设计	164
7.3.1  低通滤波器的Verilog HDL设计	164
7.3.2  其他模块的Verilog HDL设计	167
7.3.3  顶层模块的Verilog HDL设计	167
7.4　FPGA实现后的仿真测试	169
7.4.1  单载波信号的仿真测试	169
7.4.2  DPSK信号的仿真测试	170
7.5　同相支路的判断及码型变换	171
7.5.1  判断同相支路	171
7.5.2  码型变换	173
7.6　Costas环的板载测试	174
7.6.1  硬件接口电路	174
7.6.2  板载测试程序	175
7.6.3  板载测试验证	177
7.7　小结	179
第8章  锁相法位同步技术的FPGA实现	181
8.1　锁相法位同步技术原理	181
8.1.1  位同步技术概念及分类	181
8.1.2  数字锁相环位同步技术	183
8.2　微分型位同步环的FPGA实现	185
8.2.1  微分型位同步环的工作原理	185
8.2.2  顶层模块的Verilog HDL实现	186
8.2.3  双相时钟模块的Verilog HDL实现	188
8.2.4  微分鉴相模块的Verilog HDL实现	190
8.2.5  单稳触发器模块的Verilog HDL实现	192
8.2.6  控制及分频模块的Verilog HDL实现	193
8.2.7  位同步形成及移相模块的Verilog HDL实现	194
8.2.8  FPGA仿真测试	195
8.2.9  微分型位同步环的板载测试	197
8.3　积分型位同步环的FPGA实现	202
8.3.1  积分型位同步环的工作原理	202
8.3.2  顶层模块的Verilog HDL实现	204
8.3.3  积分模块的Verilog HDL实现	207
8.3.4  鉴相模块的Verilog HDL实现	208
8.3.5  FPGA仿真测试	209
8.4　改进位同步技术的FPGA实现	210
8.4.1  正交支路积分输出门限判决法	210
8.4.2  数字滤波器法	212
8.4.3  随机徘徊滤波器的Verilog HDL实现	213
8.4.4  随机徘徊滤波器的仿真测试	214
8.5　小结	215
第9章  内插法位同步技术的FPGA实现	217
9.1　内插法位同步技术原理	217
9.1.1  内插法实现框图	217
9.1.2  内插器原理及结构	218
9.1.3  Gardner误差检测算法	220
9.1.4  环路滤波器与DDS	221
9.2　内插法位同步技术的MATLAB仿真	222
9.2.1  设计环路滤波器系数	223
9.2.2  分析内插法位同步技术MATLAB仿真程序	223
9.2.3  简化后的内插法位同步技术仿真	228
9.3　内插法位同步技术的FPGA实现	231
9.3.1  顶层模块的Verilog HDL设计	231
9.3.2  内插器模块的Verilog HDL设计	233
9.3.3  定时误差检测及环路滤波模块的Verilog HDL
设计	236
9.3.4  DDS及分数间隔产生模块的Verilog HDL设计	238
9.3.5  FPGA实现后的仿真测试	240
9.4　内插法位同步环的板载测试	241
9.4.1  硬件接口电路	241
9.4.2  板载测试程序	242
9.4.3  板载测试验证	244
9.5　小结	247
第10章  帧同步技术的FPGA实现	249
10.1　帧同步码组及其检测原理	249
10.1.1  帧同步码组的选择	249
10.1.2  间隔式插入法的检测 原理	250
10.1.3  连贯式插入法的检测 原理	252
10.1.4  帧同步的几种状态	253
10.2　连贯式插入法帧同步的FPGA 实现	254
10.2.1  实例要求及总体模块 设计	254
10.2.2  汉明距离测量模块的 Verilog HDL设计及仿真	256
10.2.3  搜索模块的Verilog HDL设计及仿真	257
10.2.4  校核模块的Verilog HDL设计及仿真	258
10.2.5  同步模块的Verilog HDL 设计及仿真	261
10.3　帧同步系统的全状态仿真 测试	262
10.3.1  编写测试激励文件	262
10.3.2  仿真波形分析	264
10.4　帧同步电路的板载测试	265
10.4.1  硬件接口电路	265
10.4.2  板载测试程序	266
10.4.3  板载测试验证	268
10.5　小结	269
参考文献	271

前言
版本说明
时光飞逝，似乎只在一瞬间，从首次出版数字通信FPGA实现系列图书至今，已过去10余年了。
10余年来，本书陆续出版了多个版本，每个版本的基本情况如下。
2013年4月出版《数字通信同步技术的MATLAB与FPGA实现》，采用ISE 14.7、VHDL、MATLAB环境编写，没有配套开发板测试内容。
2015年3月出版《数字通信同步技术的MATLAB与FPGA实现——Altera/Verilog HDL版》，采用QuartusII 13.1、Verilog HDL、MATLAB环境编写，没有配套开发板测试内容。
2017年9月出版《数字通信同步技术的MATLAB与FPGA实现——Xilinx/VHDL版》，采用ISE 14.7、VHDL、MATLAB环境编写，增加了配套开发板CXD301的板载测试内容。
2020年3月出版《数字通信同步技术的MATLAB与FPGA实现——Altera/Verilog HDL版（第2版）》，采用QuartusII 13.1、Verilog HDL、MATLAB环境编写，增加了配套开发板CRD500的板载测试内容。
AMD公司目前的主流器件为Artix-7系列器件，主流开发工具为Vivado，Verilog HDL在国内FPGA设计领域应用更为广泛，本书在《数字通信同步技术的MATLAB与FPGA实现》的基础上进行改写，采用Vivado、Verilog HDL、MATLAB开发环境，研发了基于Artix-7系列FPGA芯片的配套开发板CXD720，并在此平台上进行重新编写。此次改版主要涉及以下几个方面：
（1）采用Vivado、Verilog HDL、MATLAB环境进行编写；
（2）对书中大部分实例增加了基于CXD720开发板的板载测试内容；
（3）调整了章节内容，全书由9章调整为10章；
（4）增加了第4章“一阶锁相环电路FPGA设计”内容；
（5）删除了前版第6章“自动频率控制的FPGA实现”的内容；
（6）优化了大部分实例代码，重写了前版第9章“帧同步技术FPGA实现”的内容；
（7）简化了部分通信同步实例的仿真测试方法，更利于学习理解；
（8）修改了前版中的文字错误。
为什么要写这本书
通常来讲，一名电子信息专业的技术人员，在从业之初都会遇到类似的困惑：如何将从教材中所学的理论与实际中的工程设计结合起来？如何能够将教材中的理论转换成实际的电路？绝大多数数字通信类教材对通信的原理讲解都十分透彻，但理论与实践之间显然需要有一座可以顺利通过的桥梁。一个常用的方法是通过采用MATLAB等工具进行软件仿真的方法来加深对理论的理解，但更好的方法是直接参与工程设计与实现。
然而，刚毕业的工科院校学生极少有机会参加实际工程设计，工作中往往感到学校所学的理论知识很难与实际工程产品的实现联系起来。教材中讲解的是通信原理性的内容，即使可以很好地解答教材后面的习题，或者能够熟练地对书中的基本公式进行推导，但在实际进行产品设计时，如何将这些理论及公式用具体的电路或硬件平台实现出来，仍然是摆在广大学生面前的一个巨大难关。尤其对于数字通信专业来讲，由于涉及的理论知识比较复杂，真正进行工程设计时才发现根本无从下手。采用MATLAB、System View等软件对通信理论进行仿真，虽然可以直观地验证算法的正确性，并查看仿真结果，但这类软件的仿真只停留在算法或模型的仿真上，与真正的工程设计及实现完全是两个不同的概念。FPGA技术很好地解决了这一问题。FPGA技术本来就是基于工程应用的技术，其仿真技术可以很好地仿真产品实际的工作情况，在计算机上通过了时序仿真的程序设计，几乎不再需要修改就可以直接应用到工程中。这种设计、验证、仿真的一体化方式可以极好地将理论与工程应用结合起来。
FPGA技术因其快速的并行运算能力，以及独特的组成结构，在电子信息领域已成为必不可少的实现平台之一。本书的目的正是架起一座理论知识与工程设计实践之间的桥梁，通过具体的设计实例，详细讲解从理论到工程实现的方法、步骤和过程，便于读者尽快掌握利用FPGA平台实现数字通信技术的方法。
目前，市场上已有很多介绍Vivado、QuartusⅡ等FPGA开发环境，以及Verilog HDL等硬件编程语言的书籍。如果我们仅是使用FPGA来实现一些数字逻辑电路，或者理论性不强的控制电路设计，那么掌握FPGA开发工具及Verilog HDL语法就可以开始工作了。数字通信技术的理论性要强得多，采用FPGA实现数字通信技术的前提条件是对理论知识有深刻的理解。在深刻理解理论知识的基础上，关键的问题是根据这些通信理论或公式，利用FPGA的特点，找到合适的算法实现结构，厘清工程实现的思路，并采用Verilog HDL等硬件编程语言对其进行正确的实现。因此，要顺利地读懂本书，掌握用FPGA实现数字通信技术的知识和技能，读者还需要对FPGA的开发环境和设计语言有一定的了解。
作者在写作本书的过程中，兼顾数字通信同步技术的相关理论，以及工程设计过程的完整性，重点突出FPGA设计方法、结构、实现细节和仿真测试方法。本书在讲解理论知识的时候，重点从工程应用的角度进行介绍，主要介绍工程设计时必须掌握和理解的知识点，并且结合FPGA的特点进行讨论，便于读者尽快地找到理论知识与工程实现之间的结合点。在讲解实例的FPGA实现时，本书不仅对所有实例给出了完整的Verilog HDL程序代码，还从思路和结构上对每段代码进行了详细的分析和说明。根据作者的理解，针对一些似是而非的概念，本书结合工程实例的仿真测试加以阐述，希望能够对读者提供更多有用的参考。相信读者按照书中讲解的步骤完成一个个工程实例时，会逐步感觉到理论知识与工程实现之间完美结合的畅快。随着读者掌握的工程实现技能的提高，读者对数字通信同步技术理论知识的理解也必将越来越深刻，重新阅读以前学过的原理时，头脑里就更容易构建起理论知识与工程实现之间的桥梁。
本书的内容安排
第1章对数字通信同步技术的概念及FPGA基础知识进行简要介绍。数字通信技术的实现方法和平台很多。其中，FPGA因其强大的并行处理能力，以及灵活方便的应用特性，在现代通信、数字信号处理等领域得到越来越广泛的应用，并大有替代DSP等传统数字信号处理平台的趋势。为更好地理解本书后续章节的内容，本章简要介绍了Xilinx公司的FPGA，以及本书使用的CXD720开发板等内容。如果读者已经具备一定的FPGA设计经验，也可以跳过本章，直接阅读本书后续章节的内容。
第2章介绍FPGA中数的表示方法、数的运算、有限字长效应等基本内容。数字信号在FPGA等硬件系统中实现时，受寄存器长度的限制，不可避免地会产生有限字长效应。设计人员必须了解有限字长效应对数字系统可能带来的影响，并在实际设计中通过仿真来确定最终的量化位数、寄存器长度等内容。本章讨论的都是一些非常基础的知识，但正因为基础，所以显得尤其重要。其中讨论的有效数据位运算，以及有限字长效应等内容在后续的工程实例讲解中都会多次涉及，建议读者不要急于阅读后续章节的工程实例讲解，先切实练好基本功，才可以达到事半功倍的效果。
第3章主要讨论锁相环技术的基本理论。对于数字通信技术来说，锁相环技术的工作原理大概是最难以弄清的知识点之一。但是，要想设计出完美的同步环，对理论的透彻理解是必备的能力，而一旦理解透彻了，在进行工程设计时就会有得心应手的感觉。本章的大部分内容均参考自张厥盛、郑继禹、万心平等老师编著的《锁相技术》一书，只是更为注重从工程应用的角度，全面介绍锁相环的原理、组成，以及工程应用中需要经常使用的公式和参数设计方法。建议读者耐心地对本章所介绍的内容进行深入的推敲理解，因为在后续章节讲解同步技术的FPGA实现时，可能需要反复翻阅本章的内容。通过在多次工程设计实践中反复体会锁相环技术的原理及工作过程，当读者真正理解锁相环的基本理论及分析方法后，就会发现设计出性能优良的锁相环电路并不是一件多么困难的事。
第4章讨论相对简单的一阶锁相环电路的FPGA设计及分析方法。由于没有环路滤波器模块，一阶锁相环电路的分析与设计都比较简单。一阶锁相环电路在本振信号与输入信号存在频差时，锁定后稳态相差不为零，因此在工程设计中应用范围有限，但准确理解一阶锁相环电路是掌握后续章节讨论的二阶锁相环电路相关知识的重要基础。
第5章讨论载波同步技术的FPGA实现。本章仍然有一些概念及工作原理的介绍，主要在于讲清载波锁相环的参数设计及计算方法。实现数字锁相环的关键步骤在于构造合适的数字化实现结构及模型。本章通过一个完整的载波同步环工程设计实例，详细讲解数字载波锁相环系统的设计步骤、方法，并进行比较全面的性能仿真测试。载波同步环的数字化设计与实现，本身比较复杂，初学者往往难以理解数字化模型与模拟电路之间的对应关系。数字化实现方法中各组成部件、参数的设计比较灵活，本章最后对载波同步环的一般设计步骤、环路参数对系统性能的影响进行归纳整理。读者可以完全按照本章所讨论的流程进行系统的设计及仿真，并反复理解载波同步技术的数字化实现方法，以及Verilog HDL编程的思路，必要时可以重复阅读第3章的内容，切实掌握锁相环的工作原理及设计过程。同时，本章用较大的篇幅详细讲解了工程设计时的仿真测试步骤，读者尤其要切实掌握Vivado环境与MATLAB联合应用的方法，以便提高设计效率。
第6章简要介绍了平方载波同步环（简称平方环）的工作原理，随后对平方环的FPGA设计方法、结构、仿真测试过程进行了详细的讨论。平方环是一种能够从抑制载波信号中提取出同频同相载波信号的电路，应用较为广泛。从平方环的FPGA实现过程可以看出，平方环与第5章讨论的载波同步环模型、参数设计方式均十分相似，其中的环路滤波器只需简单修改即可通用。
第7章介绍了通信中应用十分广泛的Costas环载波同步电路。相比平方环，Costas环的结构更为简洁高效，尤其在解调BPSK等抑制载波调制信号时更具优势。读者在理解Costas环的工作原理及本章实例设计方法的基础上，可以自行设计DPSK调制信号产生模块，并采用Costas环完成接收到的调制信号的解调功能，进一步掌握和理解DPSK调制解调系统的原理及FPGA设计方法。
第8章主要讨论采用数字锁相环实现位同步的原理、方法、设计步骤及仿真测试过程。数字锁相环实现位同步是数字通信中使用最为广泛的方法，其基本工作原理与载波锁相环类似，均通过鉴相器提取输入信号与本地位同步信号的相位差，并据此对本地位同步信号的相位进行调整。微分型位同步环是最简单的数字锁相环，其他位同步环均是在其基础上进行改进和完善得到的，以增加其抗干扰性能及稳定性能。本章以工程实例讲解的方法，对微分型、积分型和改进型位同步环的各个功能部件均进行详细的讨论，尤其对环路各节点的信号波形进行说明。读者在阅读本章时，需要切实弄清各环路、各节点波形的时序关系，当完全理解环路的工作过程及实现方法后，采用Verilog HDL代码进行实现就比较容易了。读者可以将本章所讨论的实例以独立模块的形式嵌入前面章节的实例中，以完成基带解调后的位同步功能。
第9章讨论了插值法位同步的原理、方法、设计步骤及仿真测试过程。插值法位同步技术本身比较难以理解，为了给读者提供更多的参考，本章还花费一定的篇幅详细分析了两种输入数据的仿真结果数据。之所以写这些，是想说明，作为一名工程技术人员，掌握一项技术，首先需要从原理上准确把握其工作机理，对仿真出的各种结果需要做出合理的解释。掌握的知识越多，积累的工程经验越丰富，学习的速度就越快，对相关领域知识的理解能力就越强，这一定是一个正反馈不断增强的过程。读者在理解插值法位同步技术原理的基础上，可以进一步完善本章的实例程序，优化调整设计参数，使其更好地满足工程设计需求。
第10章的重点是帧同步系统的FPGA实现。完整的帧同步包括搜索、校核和同步状态。一个看似复杂的系统，只要合理划分功能模块，在编写程序之前厘清编程思路，最终的代码实现反而变得比较简单了。读者在阅读帧同步系统的程序代码时，重点在于理解各模块之间的信号接口关系，以及接口信号之间的时序关系，进而深刻理解程序的编写思路和方法，以提高复杂系统的Verilog HDL程序编写水平。
如何使用本书
本书讨论的是数字通信同步技术的MATLAB与FPGA实现。相信大部分工科院校的学生对MATLAB都已有一个基本的了解。由于其易用性及强大的功能，MATLAB已经成为数学分析、信号仿真、数字信号处理必不可少的工具。而且，MATLAB具有专门针对数字信号处理的常用函数，如滤波器函数、傅里叶分析函数等。在进行数字滤波器设计时，采用MATLAB常常会起到事半功倍的效果。因此，在具体讲解某个实例时，通常会采用MATLAB作为仿真验证工具。在采用MATLAB对设计的电路进行原理性验证后，才开始使用Verilog HDL完成FPGA程序设计。
本书的大部分实例都给出了基于CXD720开发板的板载测试例程，读者可以直接下载到开发板上进行验证。为更直观地感受FPGA完成通信同步技术设计的效果，书中大多实例均采用示波器对处理前后的信号进行测试验证。如果读者没有示波器进行波形测试，也可以采用Vivado提供的在线逻辑分析仪工具实时抓取开发板中的接口信号，验证通信同步技术的性能。虽然学习FPGA通信同步技术设计知识时，开发板不是必备的，可以通过仿真工具验证电路的功能，但还是建议大家配合CXD720开发板进行学习，以加深对通信同步技术知识的直观理解，提高设计效率。
限于篇幅，书中部分实例的MATLAB或Verilog HDL程序代码没有全部列出，随书配套的资料上收录了本书所有实例的源程序及工程设计资源。读者可关注作者的微信公众号“杜勇FPGA”免费下载配套程序资料。程序代码及工程文件按章节序号置于根目录下，读者可以将其直接复制到本地硬盘中运行。需要说明的是，在部分工程实例中，需要由MATLAB产生FPGA测试所需的文本数据文件，或者由MATLAB读取外部文件进行数据分析，同时FPGA仿真的测试激励文件需要从指定的路径下读取外部文件数据或将仿真结果输出到指定的路径下。文本文件的路径均在程序中指定为绝对路径，因此，读者将FPGA工程文件或MATLAB程序复制到本地硬盘后，请对程序指定文件绝对路径的代码进行修改，确保程序在正确的路径下读取文件。
致谢
有人说，每个人都有他存在的使命，如果迷失他的使命，就失去了他存在的价值。不只是每个人，每件物品也都有其存在的使命。对于一本书来讲，其存在的使命就是被阅读，并给读者带来收获。数字通信FPGA设计的系列图书，能够对读者在工作及学习中有所帮助，是作者莫大的欣慰。
作者在写作本书的过程中查阅了大量的资料，在此对资料的作者及提供者表示衷心的感谢。由于写作本书的缘故，重新阅读一些经典的数字通信理论书籍时，作者再次深刻感受到前辈们严谨的治学态度和细致的写作作风。
感谢电子工业出版社的大力支持，这本书能够改版，使得作者有机会在采纳广大读者反馈意见的基础上，修正以前版本中的不足之处，尽力使这本书变得更加完善。
FPGA技术博大精深，数字通信技术种类繁多且实现难度大。本书虽尽量详细讨论了FPGA实现数字通信同步技术的相关内容，仍感觉到难以详尽叙述工程实现所有细节。相信读者在实际工程应用中经过不断的实践、思考及总结，一定可以快速掌握数字通信同步技术的工程设计方法，提高应用FPGA进行工程设计的能力。
由于作者水平有限，书中难免存在不足和疏漏之处，敬请广大读者批评指正。欢迎读者就相关技术问题与作者进行交流，或者对本书提出改进意见及建议。建议读者关注作者的微信公众号“杜勇FPGA”获取本书配套资料和相关信息；关注B站UP主“杜勇FPGA”观看作者在B站发布的FPGA数字信号处理设计相关教学视频。如需本书配套CXD720开发板，可到官方网店（米恩工作室）选购。

作  者  
2025年9月

查看更多 > 图书评论

暂无评论

发表图书评论

评论标题：
评论内容：
验证码：: 看不清楚
点击刷新
: 您还没有登录，请登录后再评论。
点击“登录”

购买过本书的顾客还买过

{{data.bookName}}

￥{{data.price}}